半导体材料领域共经历三个发展阶段:第一阶段是以硅、锗为代表的IV族半导体;第二阶段是以GaAs和InP为代表的III-V族化合物半导体;第三阶段主要是以SiC、Ga N为代表的宽禁带半导体材料。
相比硅材料,SiC材料禁带宽度大,具有击穿电场高、热导率高、电子饱和速率高、抗辐射能力强等优势,因此采用SiC材料制备的半导体器件不仅能在更高的温度下稳定运行,适用于高电压、高频率场景,此外,能以较少的电能消耗,获得更高的运行能力。
与硅相比,碳化硅部分电气特性更为优越:
1. 低开关损耗和导通损耗,相比IGBT器件,SiC MOS 的拖尾电流大幅减低因此能降低开关损耗;更低的导通电阻降低了导通损耗。
2. 耐高压:击穿电场强度大,是硅的10倍,用碳化硅制备器件可以极大地提高耐压容量、工作频率和电流密度。
3. 耐高温:半导体器件在较高的温度下,会产生载流子的本征激发现象,造成器件失效。禁带宽度越大,器件的极限工作温度越高。碳化硅的禁带接近硅的3倍,可以保证碳化硅器件在高温条件下工作的可靠性。硅器件的极限工作温度一般不能超过300°C,而碳化硅器件的极限工作温度可以达到600°C以上。同时,碳化硅的热导率比硅更高,高热导率有助于碳化硅器件的散热,在同样的输出功率下保持更低的温度,碳化硅器件也因此对散热的设计要求更低,有助于实现设备的小型化。以碳化硅材料为衬底的产业链主要包括碳化硅衬底材料的制备、外延层的生长、器件制造以及下游应用市场。在碳化硅衬底上使用化学气相沉积法(CVD 法)生成所需的薄膜材料,即形成外延片,进一步制成器件。
碳化硅衬底按照电学性能不同分为半绝缘型衬底和导电型衬底。其中半绝缘型衬底电阻率≥105Ω〃cm,主要用于制造氮化镓射频器件。通过在半绝缘型碳化硅衬底上生长氮化镓外延层,制得碳化硅基氮化镓外延片,可进一步制成氮化镓射频器件,主要应用于通信和国防等;导电型衬底电阻率区间为15-30mΩ〃cm,主要用于制作功率器件,碳化硅功率器件不能直接制作在碳化硅衬底上,需在导电型衬底上生长碳化硅外延层得到碳化硅外延片,并在外延层上制造各类功率器件,主要用于新能源汽车和光伏、风电等新能源领域。
晶体生长缓慢,缺陷控制难度大导致成品良品率低,加工难度大等因素是造成碳化硅衬底成本高居不下的重要原因:
单晶生长技术:目前主流厂家都采用PVT物理气相传输法。碳化硅晶体生长速度远慢于硅晶体,8寸硅晶圆2-3天可以生长至1-2米,而碳化硅4寸晶圆一周只能生长2-6cm。晶体生长过程中的微管、位错等缺陷都会影响衬底性能,降低良率。
单晶加工技术:由于碳化硅硬度非常高且脆性高,使得打磨、切割、抛光都耗时长且良品率低。硅片切割只用几小时,而6寸碳化硅片切割要上百小时并且碎片率高。
衬底是碳化硅功率器件产业链的核心环节,衬底成本下行将带动器件成本下行。目前碳化硅方案成本高昂的重要原因是衬底材料成本高昂。以SiC JBS(碳化硅结势垒肖特基二极管)为例,成本结构中,衬底约占50%、外延片约占20%、晶圆加工约占25%、封测约占5%。目前4英寸导电型碳化硅衬底比较成熟,良率较高,同时价格较低,而6英寸衬底价格由于供给少和成片良率低,价格远远高于4寸片。未来推动碳化硅衬底成本降低的三大驱动力:1.工艺和设备改进以加快长晶速度2.缺陷控制改进提升良率3.设备和材料国产化降低设备成本。随着产业成熟,预计衬底价格未来五年以每年10%-20%左右的幅度下降,从而带动碳化硅器件成本下降。
国内企业加速布局碳化硅产业链。目前国内企业在衬底、外延、设计和器件制造等各环节加速布局,衬底环节天岳先进、天科合达、三安光电、烁科晶体等公司目前具有一定竞争优势。